FPGA設(shè)計與驗證
|
培訓大綱 |
|
|
一、FPGA設(shè)計與驗證流程
1.FPGA設(shè)計方法學和工程管理
2.FPGA基本結(jié)構(gòu)和原理
3.時序分析基礎(chǔ)
4.同步電路設(shè)計基礎(chǔ)
二、FPGA軟件編碼規(guī)范 1.為什么要講究編碼規(guī)則
2.Verilog的編碼規(guī)則
3.例類化規(guī)則
4.結(jié)構(gòu)設(shè)計類規(guī)則
5.敏感列表類規(guī)則
6.聲明命名定義類規(guī)則
7.運算賦值類規(guī)則
8.時鐘規(guī)則
9.循環(huán)控制規(guī)則
10.復位和初始化規(guī)則
11.同步復位和異步復位原則
12.同步采樣原則
13.狀態(tài)機規(guī)則
14.注釋、編碼規(guī)則
三、編碼規(guī)則檢查工具
Vsync 編碼規(guī)則檢查工具介紹
|
四、仿真測試技術(shù)
1.數(shù)字系統(tǒng)功能驗證基本概念
2.達到驗證目標的過程
3.仿真模型的構(gòu)建
4.UVM驗證平臺架構(gòu)
5.UVM Config_db方法
6.UVM Phase機制
7.UVM objection機制
8.UVM的各個組件
9.UVM各個組件的連接
五、基于覆蓋率驅(qū)動的驗證技術(shù)
1.覆蓋率類型：代碼覆蓋率和功能覆蓋率
2.SV中的功能覆蓋率建模
3.測試激勵Testbench編制方法
|
課程咨詢請掃描二維碼
